Hier noch ein weiterer Vergleich mehrerer Systeme mit demselben Test. Zur Vergleichbarkeit sei angemerkt, daß der encodete Teststreifen fast zu kurz ist, um eine exakte Differenz aufzuzeigen. Ein Meßunterschied von 1sek weniger als die Referenzcpu kommt demnach schon einem Geschwindigkeitsnachteil von 4% gleich. Solch kurze Meßunterschiede mehren dabei noch Fehlinterpretationen durch Meßfehler.
Eine hinreichende Tendenz läßt sich jedoch abmessen. Hierbei Dank an jcool und Rio für die Vergleichswerte.
In Blau die Werte mit SSE2-Verwendung, Werte ohne SSE2-Verwendung in Orange dargestellt. Barton und PIII-S verfügen über keine SSE2-Instruktion.
Testsysteme im Vergleich:
1) P4c 2.4 @ 3.2 (266) - i875P - 1Gig DC-DDR @ 212 (2-3-2-6) - WinXP SP1
2) P4b 2.4 @ 3.2 (178) - i845PE - 256MB DDR @ 222 (2-2-2-5) - Win98 SE
3) C4m 2.0 @ 3.2 (160) - i845PE - 256MB DDR @ 214 (2-2-2-5) - Win 98 SE
4) Barton 2400 (220) - nF2 - 512 DC-DDR @ 220 (2-2-2) - Win XP ohne auch nur ein hirnfreies Update
5) PIII-S 1.4 @ 1.75 - i815EP - 256 SDR @ 166 (2-2-2) - Win 98 SE
Augenscheinlich tritt hervor, daß der P4C ohne HT-Nutzung vom P4B auf gleicher Taktfrequenz kassiert wird. Es scheint das C-Modell kann sein volles Potential nur unter Verwendung von HT nutzen.
Dies relativiert sich jedoch wieder unter dem Eindruck, daß die Zeit des P4C ohne HT-Nutzung gleich bleibt, läßt man die brachliegenden 50% Prozessorleistung laut Taskmanager in der derselben Zeit SETI rechnen. Egal ob die "restlichen" 50% "brachliegen" oder genutzt werden, die Zeit bleibt gleich.
Anmerkung hierzu: Die Prozesse mittels Taskmanager an die virtuellen Prozessoren gebunden und SETI in High Priority ausgeführt.
Bei weiterer Beobachtung läßt sich bei allen P4-Prozessoren ein meßbarer Performancegewinn aufgrund SSE2 feststellen. Umso deutlicher tritt dies hervor, als daß der Grad des Verhältnisses mit und ohne SSE2-Nutzung bei allen getesten Prozessoren konstant gleich bleibt.
Legt man sein Augenmerk auf die identischen Zeiten von C4m - gehandicapt mit nur 256kB L2 - und dem P4 B-Modell, läßt sich ermitteln, daß Cache im Rahmen dieser Encoding-Aufgabe keinen Gewinn bringt. Leistung bemißt sich hier primär nach Clockspeed und verwendeten Command-Instruktionen. Selbst FSB tritt in seiner Gewichtung zurück, absehbar am Verhältnis C4m (FSB160), P4b (178) sowie ferner wegen schlechter Vergleichbarkeit aufgrund HT auch dem P4c (266).
Beabsichtigt man einen Rechner vorzüglich für Encoding-Aufgaben anzuschaffen, sollte man diesen Umstand berücksichtigen.
Der Barton 2.4 (220) hält sich trotz der fehlenden SSE2-Instruktion recht passabel. Vergleicht man seine Zeiten mit denen der P4-Prozessoren ohne SSE2-Nutzung muß er sich lediglich dem C-Modell unter Nutzung von HT geschlagen geben. Auch im Vergleich mit SSE2 kommt er in Schlagdistanz an die P4-Prozessoren heran.
Die vergleichsweise herangezogene x86-Architektur in Vollendung des King verliert auf weiter Basis. Leistungsmäßig liegt seine Bearbeitungszeit 75% hinter der eines P4c mit HT. Es läßt sich nahezu der Schluß anstellen, im Bereich einer solchen Encoding-Aufgabe skaliert die Leistung eines P4c gegenüber dem PIII-S mit dem effektiven Takt.
SMPS ; PWM ; BUCK ; BOOST ; SEPIC basteln... :: 
wobei der nur dual wirkllich sinn macht. wenn ich das geld hätte würde ich mir stark überlegen ob ich son teil nicht haben will 
